발표

Babak Taheri 박사
실바코 CEO, 이사회 위원

CEO, 이사회 위원 Babak A. Taheri 박사는 2019년 8월~2021년 9월, 2021년 11월부터 현재까지 실바코의 CEO 겸 이사회 위원으로 재직하고 있습니다. 2018년 10월부터 2019년 8월까지 실바코의 CTO 겸 제품 담당 수석 부사장을 역임하였습니다. 2015년 5월부터 2018년 10월까지 자문 및 컨설팅 기업인 IBT(Integrated Biosensing Technologies)의 CEO 겸 사장으로 재직하였습니다. 또한, MEMS 제조사, 장비 및 소재 기업, 연구 기관의 컨퍼런스인 MEMS World Summit, electromechanical 고분자 기술 개발 기업 Novasentis, Inc. 등 다양한 자문 위원회에서 활동하였으며, UC. Davis 전기 공학부의 자문 위원장을 역임했습니다. Taheri 박사는 또한 2021년 6월부터 2022년 5월까지 음주 및 마약 비영리 단체인 Parisi House on The Hill의 이사회에서 근무하였습니다. 샌프란시스코 주립 대학교에서 공학 학사 학위를, 산호세 주립 대학교에서 전기공학 석사 학위를, UC Davis에서 생체 의공학 박사 학위를 받았습니다.

Silvaco and Tower Collaboration in Design Kit and Standard Cell Library Development and QA

개요

실바코는 Tower에 주요 스탠다드 셀 Cell 라이브러리를 공급하고 있으며, 최근에 향상된 특성화 및 MTBF 성능 계산 기능을 갖춘 65nm 고급 전력 관리 프로세스용 라이브러리를 개발하였습니다.
실바코는 아날로그 디자인 플로우 전체를 갖추고 있으며, Tower는 Expert, Gateway, SmartLVS, SmartDRC 등, 실바코의 디자인 플로우를 활용하여 iPDK, SPICE를 지원 및 인증하는 선도적인 아날로그 파운드리입니다.

발표

Ofer Tamir, CAD, 설계 지원 담당 상무
Tower Semiconductor

Ofer Tamir는 2001년에 설계 지원 및 CAD 담당 이사로 Tower에 입사하였습니다. 전체 디자인 키트 개발, WW 디자인 지원 및 CAD 팀을 담당하고 있으며, 30년 이상의 EDA 및 CAD 경험을 가지고 있습니다. National Semiconductor (현 TI), DSPG 및 Tower에서 근무하였습니다. 또한 EDA 및 DAC, Tech 포럼 등과 같은 다양한 기술 컨퍼런스에서 발표를 하고 있습니다.

Machine Learning: A New Revolution for EDA

개요

EDA 디자인 플로우는 복잡한 알고리즘 체인을 활용하여 기능적인 설명을 마스크 패턴으로 변환합니다. 일부 알고리즘은 수치적 솔버를 사용하며, 나머지는 동작이 입증된 휴리스틱입니다. 각 알고리즘은 다양한 파라미터가 있어서 최상의 결과를 위해 조정됩니다. 예를 들어, 면적과 속도는 상대적인 코스트 파라미터를 사용하여 절충합니다. 일부 최신 툴은 머신 러닝을 적용하여 특정 설계에 따른 파라미터 집합에 자동으로 수렴합니다. 플로우를 여러 번 실행하고 PPA 데이터를 사용하는 과정에서 변화의 형태를 발견합니다.

진정한 의미에서의 머신 러닝으로 구동되는 EDA 툴을 만드는 연구가 진행되고 있습니다. 어드레스 배치, 기타 라우팅 전략 등을 포함합니다. 이번 시간에 EDA 플로우에서의 최신 머신 러닝 기술을 살펴보고, 향후 10년에 대한 전망을 제시할 것입니다.

발표

Patrick Groeneveld 박사

Patrick Groeneveld 박사는 Magma, Cadence, Synopsys, Cerebras에서 근무하였으며, 스탠포드에서 강의합니다. Groeneveld 박사는 EDA 업계에서 많은 경험을 쌓았습니다. Magma Design Automation의 수석 기술자로서, 혁신적인 RTL-GDS2 합성 제품을 개발한 팀에서 일했습니다. 또한, 아인트호벤 대학의 전기 공학 전임 교수로 재직한 바 있습니다. 스탠포드 대학교 전기공학과에서 강의하고 있으며, Design Automation Conference 실행 위원회에서 재무 의장을 맡고 있습니다. 네덜란드의 델프트 공과대학교에서 석사 및 박사 학위를 받았습니다.

TCAD Simulation Update

개요

실바코의 TCAD Victory 시뮬레이션 툴의 최신정보, 차세대 소자 개발에서 TCAD의 중요성 및 향후 TCAD 개발 방향에 대해 소개합니다.

발표

Eric Guichard 박사, TCAD 부문 책임자, 수석 부사장
실바코
Eric Guichard 박사는 2012년 11월부터 실바코의 TCAD 부문 책임자 겸 수석 부사장을 맡고 있습니다. 2008년 7월부터 2012년 11월까지 실바코의 애플리케이션 부사장으로 근무하였습니다. 1995년 9월부터 2008년 7월까지 실바코 SA에서 애플리케이션 엔지니어 등, 많은 직책을 거쳤습니다. 프랑스의 그레노블 국립 공과 대학에서 재료 공학 석사 학위와 반도체 물리학 박사 학위를 취득하였습니다.

Impact of Surface Defect Dot on Short Circuit Phenomena

개요

스위칭 동작 중에, 소자가 과부하 비정상 상태에 도달할 수 있습니다. 일부 애플케이션에서는 강력한 사양이 필요합니다 (예: 단락 회로 및 UIS 테스트). 믹스드 모드 회로에서 이러한 현상을 시뮬레이션할 수 있으며, 시뮬레이션과 실험 정보를 교환하여 시뮬레이션 파라미터의 정확한 튜닝을 통해 동적 단계에서 전기열의 움직임을 예측할 수 있습니다. 단락 회로의 현상에 대한 연구를 예시로 살펴봅니다. 실바코의 TCAD 시뮬레이션으로 활성 영역에 한정된 결함의 단락 회로에 대한 영향을 연구하였습니다. 평평한 인터페이스 바디/드레인, 채널 영역의 SiC/산화물 인터페이스, 곡선 인터페이스 바디/드레인에 한정된 결함 점에 대해 다양한 사례를 연구하였습니다. 위치에 대한 민감도도 살펴봅니다.

발표

Salvatore Cascino,SiC R&D 엔지니어
ST Microelectronics

Salvatore Cascino는 1970년 이탈리아 팔레르모에서 태어났으며, 팔레르모 대학에서 물리학 학위를 취득했습니다. 파도바의 핵융합부 (FTU 프로젝트)와 융합 연구 그룹 (RFX 프로젝트)으로 ENEA (프라스카티-로마)에 참여했습니다. 현재 ST Microelectronics (카타니아)에서 연구 개발 그룹에 참여하고 있으며, 실리콘 카바이드 소자를 위한 기술 개발에도 관심을 두고 있습니다. 그는 감지 애플리케이션과 무선 주파수 소자 개발에도 참여한 적이 있습니다.

Study of Magnesium Activation Effect on Pinch-Off Voltage of Normally-Off p-GaN HEMTs for Power Applications

Abstract:

The role of the magnesium (Mg) doping and its electrical activation on the off-state of p-GaN/AlGaN/GaN HEMTs has been investigated in this work. Firstly, the effect of different Mg doping profiles has been studied via the help of Technology Computer-Aided Design (TCAD) simulations, with the objective of analyzing the band diagrams of the structure. Then, it has been shown how experimental Capacitance–Voltage measurements can be useful to obtain information on the net acceptor concentration in the p-GaN.

As a result, devices with an undoped (magnesium-free) GaN gate have been experimentally compared to devices whose p-GaN gate has been activated via a reference annealing process. Finally, results on a device characterized by an improved p-GaN activation have been presented and compared, showing improvements on several parameters of both off- and on-state, thus underlining the key role of the Mg activation process in the overall performances of normally-off GaN HEMTs.

Speaker:

Giovanni Giorgino, GaN Device Engineer for ADG R&D Power & Discretes
STMicroelectronics

Giovanni Giorgino received his master’s degree in electronic engineering from Polytechnic University of Turin, Italy, in 2020. Since 2020 he is working as GaN Device Engineer at STMicroelectronics of Catania in R&D department. He has a background in semiconductor physics, analog and power electronics. He is currently involved in the development, characterization and modelling of p-GaN gate devices for power applications.

Power Device Modeling for SPICE

개요

먼저, Si, GaN, SiC 등 전력 소자 제조에 사용되는 다양한 기술들의 각 특수성과 장점을 소개합니다.

이어서 컴팩트 모델과 매크로 모델을 포함한 전력 소자의 SPICE 모델링에 대해 다양한 접근법을 분석합니다.

이번 시간의 상당 부분은 Power FET 모델링에 대한 주제로 진행하며, 특히 특정 바이어스 의존 용량을 적절하게 처리하는 방법과 동적 특성에 기반한 모델 튜닝 방법을 설명합니다.

마지막으로, 기생 요소와 모델 정확도 등, 전력 소자의 고유한 과제를 해결하기 위한 방법을 제시합니다.

발표

Bogdan Tudor, 실바코 소자 특성화 담당 책임자
실바코​
Bogdan Tudor는 실바코의 소자 특성화 책임자로서, Utmost 및 모델링 서비스 팀을 이끌고 있습니다. 모델 개발 및 특성화 소프트웨어 분야에서 20년 이상 경험을 쌓았습니다.

​​​

Silvaco Simulation Tools Assisting GaN-based Power Devices Design and Development

개요

지난 20년 동안 광대역 갭 GaN 기반 래터럴 전력 소자에서 많은 연구와 노력이 이루어졌으며, 현재 650V급까지의 전력 전자 스위칭에 대해서 상업적인 여견이 만들어지고 있습니다. 그러나 RDS_ON × A vs. VBr 측면에서, 물질의 이론적 한계에 접근하지 않았습니다. 그 이유 중에 하나는 차단 강도, 분산 증가, Si 기판의 GaN의 수직 차단 강도 간의 절충입니다. 이를 극복하기 위한 다양한 접근 중에서, 수직 GaN 기반 소자와 AlN 버퍼를 사용한 초광대역 갭 래터럴 HFET, 두 가지 소자 기술이 있습니다. 수직 GaN 기반 트랜지스터는 래터럴 HFET에 비해 웨이퍼에서 차지하는 면적이 1.0 m ∙cm2까지 크기를 10배 정도 줄여 RDS_ON × A를 감소시키므로 선호합니다. 또한 변형이 없는 호모에피택시는 1kV보다 큰 차단 성능을 위해 낮은 잔류 배경 도핑을 갖는 드리프트 층을 두껍게 성장시킬 수 있습니다. 버퍼 재료로 의도하지 않게 도핑된 AlN을 사용하고 AlN-버퍼/GaN 채널 인터페이스에서 높은 전도대 오프셋을 갖는 래터럴 GaN 기반 트랜지스터(HFET)는 GaN 트랜지스터 채널을 효과적으로 제한해야 합니다. 이는 차단 강도 향상과 낮은 분산 효과로 이어질 것입니다.

물리 기반 시뮬레이션 툴은 FBH 실험실에서 이러한 차세대 광대역 갭 전자 소자의 개발과 통찰에 필수적입니다. 이번 시간에 수직 및 래터럴 GaN 기반 전력 소자의 전기적 특성에 설계, 예측, 분석을 활용한 실바코 시뮬레이션 예시를 살펴봅니다. GaN 기반 핀 MISFET의 전도 특성을 살펴보고, 실험 특성과 비교합니다. 전도 특성은 기하학적 차원 및 에피택셜 층 특성의 변화에 따라 예측할 수 있습니다. 수직 GaN 소자의 가장자리 종단 위상을 애벌랜치 모델을 사용하여 알아보고 실험 및 이론 값과 비교합니다. 마지막으로 트랩 및 디트래핑 효과 AlN / GaN 측면 HFET에 대한 연구를 활용하여, 소자 에피택시 구조에 특화된 애벌랜치 모델로 동적 ON 상태 저항 특성을 설명합니다.

발표

Eldad Bahat-Treidel 박사, 선임 과학자
Ferdinand-Braun-Institut (FBH)
Eldad Bahat-Treidel은 1996년과 2004년 이스라엘 베르셰바의 벤 구리온 대학에서 화학 공정 공학 학사 학위와 전기 광학 공학 석사 학위를 각각 받았습니다. 그는 2012년 독일의 베를린 공과 대학교에서 전기 공학 박사(Dr. Ing.) 학위를 받았습니다. 1996년에 Intel electronics LTD에 포토리소그래피 임계층 공정 엔지니어로 합류하였으며, 2004년 Tower semiconductor LTD에 수석 연구 개발 엔지니어로 입사하였습니다. 2006년에 베를린의 FBH (Ferdinand-Braun-Institut GmbH, Leibniz-Institut für Höchstfrequenztechnik)에 합류하여 고전압 전력 전자 소자를 위한 GaN 스위칭 트랜지스터 개발에 참여했습니다. 2014년부터 수직 GaN 기반 트랜지스터와 같은 혁신적인 전자 소자의 연구 및 개발에 힘쓰고 있습니다.

Going Beyond CMOS in Memories

Abstract:

Speaker:

Debo Olaosebikan, Co-Founder and CEO
Kepler Computing

Debo is an entrepreneur, physicist and engineer based in San Francisco who, prior to Kepler, was Co-Founder and Chief Technology Officer of Gigster. He was a physics PhD candidate at Cornell University, where he was lead researcher from Cornell working to build an electric silicon laser. He researched spintronics at IBM Almaden and was the Future Africa Awards – Best Use of Science Winner in 2011. Debo invests and advises startups and was a mentor at the Thiel Fellowship.

In his presentation to Silvaco’s User Group, Debo will introduce Kepler Computing, talk on why Kepler was formed, what the company is doing to enable Design Beyond CMOS, particularly for memory applications, and the use of Silvaco TCAD to simulate these new memories.

Transport at the Nanoscale for CMOS and RRAM Applications

Abstract:

Accurate simulation of electron transport at the nanoscale becomes crucial for advanced CMOS devices and RRAM technologies. In this talk, we review recent progress in quantum transport simulation and their benefits for device optimization. 3D simulations based on the Non-Equilibrium Green’s Functions (NEGF) formalism allow accurate evaluation of access resistances in tri-gate CMOS devices. Similar methods are currently used to evaluate contact resistances in transistors with channels made of 2D materials. We will also discuss some simulation challenges for RRAM devices (OxRAM, tunnel junctions), since the coupling between ab initio simulations and quantum transport does not yet provide a complete picture of device operation.

Speaker:

François Triozon, Research Scientist
CEA-Leti, Grenoble, France

François TRIOZON received the Ph.D. degree from University Grenoble Alpes, France, in 2002. Since 2005 he is a permanent researcher at CEA-Leti, Grenoble, France. His main research interest is the simulation of electron transport in nanodevices, using both semi-classical and quantum methods, from atomic scale (ab initio) to full device simulations. His research covers various devices and materials: carbon nanotubes, 2D materials, CMOS silicon devices, GaN power devices, ferroelectrics, and OxRAMs.

Numerical Simulations of Spintronic Magnetoresistive Memories

Abstract:

Magnetoresistive random access memory (MRAM) is a promising candidate for replacing the current charge-based memory technologies due to its high speed, endurance, and nonvolatility. Several approaches have been proposed for efficient manipulation of the logical state by taking advantage of spin-polarized currents. The demand for flexible simulation software capable of simulating the operation of MRAM is high, as several engineering challenges limit the wide adoption of MRAM. We present recent progress and results from the development of a finite element method approach to simulating the charge, spin, and magnetization dynamics in MRAM cells.

Speaker:

Nils Petter Jørstad
Christian Doppler Laboratory for Nonvolatile Magnetoresisitve Memory and Logic (CDL-NovoMemLog), Institute of Microelectronics, TU Wien

Nils Petter Jørstad was born in Warsaw, Poland, in 1995. He received his Master’s degree in Physics at the Norwegian University of Science and Technology (NTNU), Norway, in 2021, specializing in computational physics. Nils joined the Christian Doppler Laboratory for Nonvolatile Magnetoresistive Memory and Logic at the Institute for Microelectronics, TU Wien, in 2021, where he is pursuing a PhD degree focusing on the implementation of spin and magnetization dynamics in simulations of nonvolatile magnetoresistive memory devices.

TCAD Models as “Digital Twins” to Simulate and Optimize Semiconductor Manufacturing Processes

개요

TCAD 모델은 반도체 소자의 제조 및 동작을 시뮬레이션하는 데 사용합니다. TCAD는 새로운 반도체 기술 개발에 필수적인 요소가 되었습니다. 정확도가 높아짐에 따라 TCAD 모델은 반도체 제조 공정의 시뮬레이션 및 최적화를 위한 “디지털 트윈”으로 사용할 수 있게 되었습니다.

이는 새로운 반도체 기술의 가상적인 개발처럼 새로운 응용이 가능하여, 물리적 실험의 필요성을 줄이고, 궁극적으로 개발 시간을 단축시킬 수 있습니다. 또한 디지털 트윈은 팹의 생산 과정에서 공정을 더욱 최적화하고, 변형을 모니터링하며, 오작동을 감지하기 위해 사용할 수 있습니다. 이번 시간에 개념을 살펴보고, 디지털 트윈으로 사용할 수 있는 TCAD 예시를 제시합니다.

발표

Raúl Camposano 박사, CTO
실바코​
Raúl Camposano 박사는 2022년 2월부터 실바코의 CTO를 맡고 있습니다. 2015년 4월부터 반도체 솔루션 인큐베이터인 Silicon Catalyst LLC에서 파트너로 근무하였으며, 2018년 4월부터 스탠포드에서 EDA와 머신러닝 하드웨어에 대한 강의를 진행하고 있습니다. 2020년 7월부터 2022년 1월까지 반도체 장비 회사인 Applied Materials, Inc.에서 고문으로 재직했습니다. 2015년 8월부터 2020년 7월까지 Applied Materials에 인수된 소프트웨어 회사인 Sage Design Automation, Ltd.의 CEO를 역임하였습니다. 2010년 11월부터 2014년 5월까지 Mentor Graphics에서 2014년에 인수한 EDA 클라우드 회사, Nimbic, Inc.의 CEO를 지냈습니다. 1994년 1월부터 2007년 1월까지 EDA 솔루션 기업인 Synopsys에서 CTO, 수석 부사장, 총괄책임자 등을 역임하였습니다. Synopsys에 입사하기 전에, 독일 국립 컴퓨터 과학 연구소의 이사회, Paderborn 대학교 컴퓨터 과학 교수, IBM T.J. 왓슨 연구 센터 연구원으로 근무하였습니다. 칠레 대학교에서 전기공학 학사 학위 및 석사 학위를, Karlsruhe 대학에서 컴퓨터 과학 박사 학위를 받았습니다. 1999년에 IEEE 펠로우로 선출되었으며, 2012년에 ESDA, EDA 컨소시엄 이사회에서 근무하였습니다.

Advanced Modeling Solutions for Development and Manufacturing of Memory Technologies

text

25 Years of Quantum Transport Tool Development Resulting in a Global Impact

Abstract:

The quantum transport modeling community has debated the virtues of various theoretical approaches and prototype implementations over the past 30 years. Early 1980/90s prototypical devices were based on 2-D electron gases (2DEGs) or room-temperature resonant tunneling diodes. We have come full term and find the critical size and operational characteristics of these early devices in today’s nano-scaled transistors. Today industry requires quantitative, predictive device design models to explore the design paths towards devices at the ultimate few nanometer scaling limit. This presentation will describe the critical reasons why industry has adopted the Non-Equilibrium Green Function (NEGF) methodology with an atomistic tight-binding basis. Our NEMO5 implementation defined the state-of-the-art that is now adopted by the community, is used today at Intel and commercialized by Silvaco. nanoHUB and chipshub disseminate various NEMO versions through simple-to-use apps such that students and researchers can explore concepts and performed detailed analysis.

Speaker:

Gerhard Klimeck, Professor and nanoHUB Director
Purdue University

Dr. Gerhard Klimeck is a Chaired Professor of Electrical and Computer Engineering at Purdue University; Deputy CIO and Associate Vice President for Academic IT; Director of the Network for Computational Nanotechnology; Reilly Director of the Center for Predictive Materials and Devices. He helped to create nanoHUB.org, the largest virtual nanotechnology user facility serving over 2.0 million global users, annually. Dr. Klimeck is a fellow of the Institute of Physics (IOP), the American Physical Society (APS), the Institute of Electrical and Electronics Engineers (IEEE), the American Association for the Advancement of Science (AAAS), and the German Humboldt Foundation. He has published over 525 printed scientific articles; he has been recognized for his co-invention of a single-atom transistor, quantum mechanical modeling theory, and simulation tools. His NEMO5 software has been used since 2015 at Intel to design nano-scaled design transistors. The nanoHUB team was recently recognized by a top 100 by R&D award – Making simulation and data pervasive.

Simulation of 2D-TMDs-channel FETs with Atomistic Precision

Abstract:

Are the 2D-channel transistors suitable candidates for the replacement of Si? Taking into account the extreme scaling down to a few atomic layers of the FET channel, only an atomistic solution looks viable. In this context, we show how the Victory Atomistic tool can answer this essential question thanks to quantum mechanics, offering valuable support for the prototyping effort of a 2D transistor in a professional TCAD environment.

Speaker:

Dr. Philippe Blaise, Senior Application Engineer
Silvaco, Inc.

Dr. Philippe Blaise has been a senior application engineer in atomistic simulation at Silvaco’s TCAD Division for three years. Prior to joining Silvaco, Dr. Blaise was a senior engineer specialized in atomistic simulation of new memory devices and transistors at CEA/LETI for 15 years. He is a former member of the IEEE IEDM Modelling and Simulation Committee. He is co-author of more than 50 papers in peer-review journals in the field and 30 contributions to conferences and workshops, plus 5 patents and one book chapter.

Dr. Blaise holds a Master’s degree in applied mathematics from ENSIMAG engineering school and a Ph.D. in solid states physics from the Université Grenoble Alpes, France.

Analog Custom Design Update

개요

실바코의 아날로그 커스텀 디자인 포트폴리오의 최신 정보, 새로운 특징 및 기능, 향후 실바코 EDA 솔루션 개발에 대해 소개합니다.

발표

Dan Fitzpatrick, EDA 부문 책임자, 부사장
실바코

Dan Fitzpatrick은 실바코의 EDA 부문 책임자 겸 부사장입니다. 아날로그 커스텀 설계 및 검증, 회로 시뮬레이션 및 SPICE 모델링, 표준 셀 레이아웃 생성 및 특성화, SIP 관리 툴 등, EDA 툴 전체의 개발을 관장하고 있습니다. 2021년 실바코에 입사하여, SIP 관리, 표준 셀 레이아웃 생성 및 특성화 제품군을 책임졌습니다. 폭넓은 EDA 배경을 가지고 있으며 스타트업에서 Fortune 500대 기업에 이르기까지 소프트웨어 개발 및 제품 관리에서 다년간 경험을 쌓았습니다. 플로리다 대학교에서 전자공학 석사 학위를, 센트럴 플로리다 대학교에서 MBA를 취득하였습니다.

A High Speed, Reliable, Low Voltage SRAM for Efficient Compute

Abstract:

Efficiency is critical for next generation systems whether they are battery operated devices or AI/ML accelerators in the cloud infrastructure. Operating the logic and SRAM technology at the same voltage and leveraging dynamic voltage and frequency scaling can deliver maximum performance and efficiency but is often limited by voltage capability, speed and reliability of the SRAM macros.

A new SRAM technology, optimized on state-of-the-art CMOS technology, targets high speed, robust/reliable operation over a wide voltage range from 0.45V to 0.8V and above. The high speed, low voltage SRAM technology can be combined with efficient microarchitecture and optimized physical design to maximize performance per watt for compute, graphics, or AI/ML engines.

Speaker:

Sinan Doluca
VP of Technology, Aril, Inc.

The Role of ReRAM and SRAM in Low Power Design

개요

웨어러블 헬스 모니터 및 기타 배터리로 작동하는 IoT 장치처럼 초저전력 장치의 경우 ReRAM 및 SRAM과 같은 적절한 내장 메모리를 선택하는 것이 시스템 성능 및 효율성에 중요합니다.

전반적인 전력 관리 전략의 일환으로 최종 제품의 유효 배터리 수명을 연장할 수 있는 저전압 동작, 극히 낮은 누설전류, 휘발성 메모리 자원과 비휘발성 메모리 자원 간의 스마트 파티셔닝, 기타 고려 사항 등, 주요 쟁점에 대해 소개합니다.

발표

Ilan Sever, R&D 부사장
WeeBit Nano

Sever 부사장은 반도체 IP 및 SOC 설계 분야에서 25년 이상의 설계 및 프로젝트 관리 경험을 보유하고 있으며, 휘발성/비휘발성 메모리 설계에 대해 깊은 전문 지식을 갖고 있습니다.

현재 저항성 메모리 분야의 이스라엘 스타트업인 Weebit-Nano에서 연구 개발 부사장으로 재직하고 있습니다.

Weebit Nano에 앞서, 프랑스 반도체 회사인 Dolphin Design에서 11년간 근무하며, 이스라엘 법인에서 차세대 SRAM 메모리 아키텍처 개발을 주도하였습니다.

IoT 스타트업인 Sandlinks Systems의 VLSI 영역 책임자, Tower Semiconductors의 IP & Libraries 이사, ST Microelectronics의 플래쉬 메모리 설계 책임자를 맡기도 하였습니다.

테크니온 – 이스라엘 공과 대학교에서 학사 학위를 취득하였으며, 다수의 특허와 상을 받았습니다.

Advanced Parasitics Analysis Demonstration with Viso

개요

Viso는 차세대 기생 분석 솔루션으로서 회로 동작에 결정적인 영향을 미치는 RC 기생 네트워크의 전기적 특성을 빠르게 분석합니다. 기생 성분에 중점을 두고, 인터커넥트를 빠르게 분석하여 문제 영역을 정확하게 파악합니다. Viso는 직관적인 사용자 인터페이스를 통해, 문제가 되는 기생성분을 나타내고 추출된 넷리스트를 정확하게 비교합니다.

이번 시간에 실제 회로를 설계하면서 Viso의 성능과 기능을 소개합니다.

발표

Ayoub Hagrou, 아날로그 디자인 엔지니어
STMicroelectronics

Ayoub Hagrou는 STM32 범용 마이크로컨트롤러 제품의 아날로그 디자인 엔지니어로서 STMicroelectronics의 MDG 부문에서 근무하고 있습니다.